3D IC矽穿孔製程漸成熟 有助3C產品微縮設計

SoC整合的趨勢與效益明顯，越來越多晶片產品採用高度整合方式簡化系統架構複雜度。Altera

行動運算產品市場持續朝產品薄化方向設計，目前相關設計多使用整合晶片減少元件用量，對於異質核心的封裝整合，若仍使用舊有的封裝技術將會造成成品元件仍具一定程度佔位面積，必須利用堆疊與更複雜的3D IC技術進行元件整合的積極微縮設計…

矽晶片的製程技術，一直是推進行動終端產品躍進式升級、改善的關鍵驅動力，以往透過SoC(system on a chip)將不同用途的異質核心進行整合，目前已經產生簡化料件、縮減關鍵元件佔位面積的目的，但隨著使用者對於行動裝置或可攜式裝置的薄化、小型化要求越來越高，異質功能晶片除要求高度整合成單晶片外，也對整合的元件體積要求越來越高！還必須在整合元件的佔位面積進一步進行縮減。

Wire Bonding使用效益有限  業者積極發展微縮製法

早期的整合封裝方式，是將各功能晶片利用打線連接(Wire Bonding)，雖可在功能性滿足多晶片整合的要求，同時也可以縮減至少30%~40%的載板佔位面積，因為功能晶片間的傳輸匯流排、電子線路等已經在同一個封裝內處理完成，對於晶片對外的線路佈線需求即消失了，自然載板即可再進一步縮減。

但在得到30%~40%載板面積縮減的跳躍式巨幅改善後，想進一步進行縮減，在製程與IC技術卻碰到新的開發瓶頸，因為在物理限制下晶片的微縮程度已經達到高峰，若要進一步再微縮設計獲得較大幅的改善效益，反而要從封裝製程上著手。例如，原本平整利用金屬打線整合的多晶片封裝，改用晶片堆疊方式進行，甚至連較占空間的金屬打線都改用IC製程處理，進一步縮減晶片間在封裝體內部的間隙，達到更大幅度的晶片微縮設計。

TSV技術可有效提升IC功能

即便透過IC製程的封裝改善，僅能再把晶片本身體積進行有限的微幅縮減，雖對於異質核心的整合晶片本身微縮效益有限，若將此技術整合於記憶體之類的同質晶片封裝，由於利用IC製程的整合設計可讓同時可裝載的晶片數量增加，讓原先受限於封裝技術無法大量堆疊的晶片進一步進行微縮整合，即可創造倍數計的應用價值提升。

而在眾多微縮製程的封裝技術中，以TSV(Through-Silicon Via)直通矽晶穿孔封裝技術目前頗受業界關注，TSV為能讓3D IC封裝滿足IC業界摩爾定律(Moore's Law)產品演進速度的一種晶片內的互連技術。TSV設計概念是源自高密度多層印刷電路板(PCB)設計，TSV封裝方式可以如同千層派般層層堆疊數片功能晶片，封裝技術將電力互相連接的三次元(3D)堆疊封裝(Stack Package)方式，這可以使TSV封裝方法較傳統採平面(2D)形式配置晶片的封裝技術進入3D的晶片堆疊技術，目前TSV技術已有相關產品應用於市場。

TSV難度高  線路成形製法為成功關鍵

以TSV立體堆疊技術來說，實踐TSV封裝方案的關鍵包括晶圓薄化、鑽孔、導電材質填孔、晶圓與晶圓間的連接處理等，TSV的晶片堆疊方式並不是採行以往2D IC整合常見的打線接合(Wire Bonding)方式來製作不同晶片的連接處理，而是使用在晶片上進行鑽孔打洞方式於晶片底部填入金屬材料。

實際的作法與步驟是：在每一組矽晶圓以蝕刻或雷射型式來進行鑽孔(via)處理，製作出可以貫通每一層晶片的導線空間(此為前置處理步驟)，接著再利用銅、多晶矽、鎢…等導電材料來填滿各層晶片預先處理的線路管徑，透過導孔以導電物連結後形成電子電路通道(內部接合線路)，進行訊號或電力連接目的，當內部線路處理完成後，再將晶圓或者是晶粒施加薄化研磨處理，或再搭配堆疊、結合(Bonding)等加工製程進行製作，TSV即為將多IC晶片整合的關鍵堆疊技術。

TSV技術其實也不見得僅能將導線設置於晶片的四周。因為TSV的觀念是全3D立體佈線的思維，原有2D概念的原件佈局可以改垂直方向的3D堆疊，至於內部連接線路除了利用晶片周圍進行連接外，TSV技術也可將線路連接處設計於穿越晶片本身，連接線也可以在晶片中間或是設置需求處。這種彈性的線路連接方式，可以進一步簡化內部線路連接型態，可讓晶片內的傳輸線距以最佳化的距離進行設計，使內部連接路徑以更短的距離達到連接需求。

採行TSV製法效益多  已有記憶體產品導入市場

TSV除改善傳輸或信號線距外，因為點對點的傳輸線距使得導通路徑縮短，這在電子電路應用中可以產生相當多的效益！例如，該線路可以傳輸更高頻的信號，該線路的阻抗也可以因傳輸距離縮減而相對應減少，自然線路雜訊問題也可獲得改善，元件的效能同時可以獲得提升，對於部分高效應用可能產生的晶片核心高熱現象，也可善用TSV的線路設置彈性，將容易聚集高熱的關鍵元件核心進行導電線路製作，除訊號傳遞效果外也可將晶片核心的高熱透過多元導通線路進行內部溫度逸散途徑。

另外，TSV技術可以讓異質晶片堆疊透過連接線達到高密度構裝，並可應用於類比、數位或同時存在類比？數位晶片的封裝場合，且矽基、記憶體與射頻元件等產品均適用。

此外，TSV的立體互連技術優勢，也較打線接合的晶片連接型式有更多的技術優點。例如，具更短的內部互連路徑、線路的電阻？電感值更低，亦可在傳遞訊號與晶片內的電力配送更具效率，甚至TSV製作方式另擁有可不限制裸晶堆疊數量，導入技術的優勢相當顯著，目前在CMOS Sensor、記憶體產品已逐步導入TSV技術改善產品效能，此外在基頻IC、射頻IC與SoC處理器等應用領域，也會持續增加。

觀察TSV製程現況，目前包含Via-first(先鑽孔)及Via-last(後鑽孔)兩種技術實踐方法，其中以後鑽孔的技術困難度與挑戰性較低，已較早導入相關產品應用，加上在晶片內線路製作的結構較大、亦較容易製做完成，對於業者來說也可以自SiP(System in a Package)設計方法中延續製程技術進行封裝法進階改善，也吸引不少業者投入進行技術優化。

而先鑽孔製程中必須將通道製作完成於其半導體製程之前，技術方面的難度較高，元件的製程構造本身就相當複雜，對形成通道作法難度更顯困難，但實際上先鑽孔製程可讓通道線路品質更好，先鑽孔製作方案具高傳輸效益，對於需要較高內部連接速度的高階整合晶片設計需求，先鑽孔有較高的使用附加價值。