EDA技術縮短積體電路開發、驗證與上市時間

應用EDA工具，可以快速在電腦系統進行產品原型開發。Cadence

隨著科技持續進步，EDA電子設計自動化技術也持續發展，尤其在電子技術、電腦運算科技、雲端雲算技術大幅進展下，EDA已成為當今電子技術賴以高速發展的關鍵技術…

EDA為電子設計自動化(Electronic Design Automation)的縮寫，為早期在90年代初自CAD(Computer Aided Design)計算機輔助設計、CAM(Computer Aided Manufacturing)計算機輔助製造、CAT(Computer Aided Test)計算機輔助測試和CAE(Computer Aided Engineering)計算機輔助工程等概念發展而來，EDA技術為以電腦運算為基礎工具，再依據硬體描述語言HDL(Hardware Description language)完成設計工作。

運用電腦進行設計開發  高效完成設計需求

EDA技術為建構在電子CAD技術的基礎、發展出來的軟體系統，為運用電腦系統為平台，整合應用電子技術、運算技術、資訊處理等科技實踐產品的自動設計需求，而運用EDA技術可以讓產品開發工程師以概念、協定開始著手系統設計，大量的開發需求可以透過電腦進行與完成，甚至可以將電子產品自電路設計、產品性能驗證分析、IC？電子元器件線路佈局、PCB線路最佳化等產品開發過程，全數在EDA系統與電腦平台自動化處理完成。

而現在EDA的概念使用範疇相當廣，從電子、電機、機械、通訊，至航空科技、化工、製藥、軍事、生物科技等領域，都有以EDA技術加速產品開發應用，目前EDA技術已經在多種產業廣泛應用，尤其是從設計、性能測試、特性分析、產品模擬等在EDA環境下進行開發與驗證，大幅減化開發流程、增加產品開發效能，甚至可大幅節約開發成本。以下的討論重點將著重在電子電路設計、積體電路與PCB設計方面的EDA技術。

積體電路功能日趨繁複  需使用EDA進行設計

由於現代電子產品的複雜度越來越高，在產品核心的晶片、線路、電路板等關鍵組件複雜度大幅提升，整合度也不同以往產品設計需求，在精密度與高度整合的前提下，採行傳統電子電路設計方法進行產品開發將會越來越難。而EDA技術透過電腦運算作為設計平台，不僅可以提升電路的設計效能，同時也能為設計提供更高的可靠度，減少人力成本，同時進而提升產品設計效能。

尤其早期電子產品小至晶片、大至系統產品，在電子電路的設計思維與模式仍採用標準的整合電路Bottom-Up概念進行系統架構，這種設計方案就跟造房子一樣，為一磚一瓦逐步堆砌、建造出一棟房子，在設計複雜度不高、整合度有限的設計需求下，還能應用產品開發需求，但實際運作卻有開發效率低、成本高、系統糾錯問題較多等限制。

EDA可自系統頂層進行架構  避免耽誤開發時程

當前進階的設計方案為採Top-Down由上而下的設計方法，開發者可以自晶片產品的系統開始著手，在系統頂層先進行功能結構劃分，再逐級進行系統模擬、驗證，並運用前述的HDL硬體描述語言為高階系統行為進行描述與建構、驗證，並透過優化工具進行具體電路導出可實現的積體電路架構或是PCB線路佈局，使得原本需要花大量開發時程的前期開發，可以利用高效能電腦系統模擬、分析與驗證跑完，大幅加快產品設計的效能，同時也能用更具效率的方式開發大型晶片或是高複雜度的系統架構。

由於EDA設計必須仰賴大量高階系統模擬與系統驗證進行開發，開發過程為利用高階系統化概念進行功能組構，所開發的系統更具全面觀，可以早期發現設計的架構性問題、並予以修正，避免一開始就做錯方向，導致耗費大量成本、時間才發現設計基礎需要大幅修正，避開可能的開發資源耗費，也相對減少投入邏輯功能驗證與模擬的時間耗費與成本耗損，甚至進一步提升加速系統設計耗費的時程，尤其是面對高複雜度的系統器件開發需求，不採用EDA技術基本上可能已無法面對日趨複雜的開發專案需求。

應用EDA跟進市場趨勢  快速開發相關方案

尤其是在半導體產業，在半導體晶片、整合技術、運算架構呈現高速發展，EDA技術也為新一代的電子系統設計帶來革命性變化！

即便EDA技術以電腦運算模擬、分析為基礎，可隨時因應市場需求增添新的元器件或是功能模擬參數，對電子系統設計應用需求具有極佳優勢，但實際上EDA可用之可程式化器件解決方案、模擬技術也必須隨時跟上市場應用需求，即時因應設計需求提供對應工具與模擬參數，尤其是新穎的元器件、新工具軟體、嵌入式系統設計需求、DSP(Digital signal processing)系統設計、中央處理器的系統設計與ASIC對應的競爭技術等等。

早期積體電路的設計方法也是利用大量人工繪圖進行，但由電腦技術整合以EDA進行產品設計已經成為積體電路設計開發的唯一方法，因為積體電路的功能越來越繁雜、設計架構越來越龐大，要手動繪製與進行開發已經不符合成本要求。

在積體電路設計領域中，EDA電子設計自動化工具選擇其實相當多，其中較重要的以Verilog、VHDL兩種軟體最為常見，照一般行業狀況觀察，歐洲與台灣的IC設計工程師傾向應用Verilog，美國積體電路設計則傾向應用VHDL。

EDA工具可助設計驗證、除錯

Verilog、VHDL兩者差異不大，VHDL中文為超高速積體電路硬體描述語言(Very high speed IC Hardware Description Language)，對積體電路設計工程師來說，運用Verilog或VHDL設計積體電路所使用的電腦語言即為硬體描述語言(Hardware Description Language)。電子設計自動化工具(EDA tool)除Verilog與VHDL等HDL硬體描述語言外，另還有可協助積體電路設計工程師用來進行設計功能驗證、設計除錯的應用軟體，這類EDA Tool的開發複雜度會較Verilog、VHDL簡單許多。

不同的EDA Tool，大多有其較強的功能應用，多數均同時具備電路設計、模擬分析，甚至還可延伸提供PCB載板的電路自動佈局、佈線支援，同時也能支援第三方進階開發工具銜接功能。而IC設計工具選擇相當多，其中以Cadence、Mentor Graphics、Synopsys均為ASIC(Application-specific integrated circuit)設計領域相當主流的軟體供應商。

功能驗證加上物理分析  讓設計更趨完美

在設計輸入工具方面，是EDA軟體必備的功能，如Cadence composer、Viewlogic ViewDraw等，另在硬體描述語言VHDL與Verilog HDL是主要應用的設計語言，此外多數設計輸入工具也都能支援HDL，另外如用來設計FPGA(Field-programmable gate array)/CPLD(Complex programmable logic device)的相關開發工具，也多能用為積體電路的設計輸入方案。

導入EDA進行設計的另一好處，在於開發者可以用電腦運算平台進行設計驗證，幾乎常見的EDA工具都會提供模擬分析工具。模擬分析工具除可確認設計是否正確無誤外，搭配進階的參數進行分析，可進一步檢測設計方案在實踐設計時可能發生的設計問題，在開發階段可以不用實際硬體線路就能先透過模擬查找出設計問題。另一個導入EDA的好處在於可以在完成設計後進行自動線路佈局，多數EDA軟體大多也有提供自家的佈線工具可使用。